モノリシック静電容量トランスデューサ

专利摘要:
静電容量トランスデューサは第１面と第２面を有する基体を含む。基体の第１面は第１平面を画定する。基体は、内側周辺縁を備える空洞を有する。空洞は第１面と第２面との間に広がる。外側周辺縁を有する本体が設けられる。本体は第１面に対して平行であり、空洞を少なくとも部分的に閉鎖している。本体は弾力性のあるヒンジにより基体に接続されており、力を加えると、本体が第１面に対して垂直に移動する。第１の一連の櫛形フィンガは基体に取り付けられる。第１の一連のフィンガは第１電気接続体に接続される。第２の一連の櫛形フィンガは本体に取り付けられ、本体の外側周辺縁を越えて延びる。第２の一連の櫛形フィンガは、第１電気接続体から絶縁された第２電気接続体に接続される。第１の一連の櫛形フィンガおよび第２の一連の櫛形フィンガは、本体が運動すると、第１の一連の櫛形フィンガと第２の一連の櫛形フィンガとの相対間隔を維持するように、相互に入り込む。第１の一連の櫛形フィンガと第２の一連の櫛形フィンガとは静電容量を画定する。静電容量は、第１の一連の櫛形駆動フィンガと第２の一連の櫛形駆動フィンガとの相対位置に関係する。
公开号:JP2011514088A
申请号:JP2010549201
申请日:2008-03-03
公开日:2011-04-28
发明作者:ティエンシェン・ジョウ
申请人:ティエンシェン・ジョウ；
IPC主号:H04R19-04

专利说明:

[0001] 本特許文献は、小型静電容量トランスデューサなどのモノリシック静電容量トランスデューサに関する。]
背景技術

[0002] 小型微小マイクロホンは、種々の用途において大変な好評を得ている。このような微小マイクロホンは、サブミリメートルサイズ、大量生産による低コスト、より低い電力消費量、より高い感度および信頼性のため、例えば、補聴器、携帯電話、ＰＤＡ、ラップトップコンピュータ、ＭＰ３、デジタルカメラその他の用途において、従来のエレクトレットコンデンサ・マイクロホン（ＥＣＭ）に取って代わる次世代製品として広く認識されている。すべての微小マイクロホンの中でも、静電容量コンデンサ型マイクロホンは、より小さいサイズおよびより高感度その他のために、圧電式またはマグネット式微小マイクロホンなどの他の技術方式に勝る多くの利点を有する。]
[0003] 微小コンデンサマイクロホンは通常、音圧検知素子（一般的に可変キャパシタ）とプリアンプＩＣ回路から成る。平行平板キャパシタを有するコンデンサマイクロホンの１つの先行技術の例が特許文献１に開示されている。先行技術によるコンデンサマイクロホンは、平行平板可変キャパシタの構造および検知動作のため、以下に述べるいくつかまたはすべての欠点を有する。]
先行技術

[0004] 米国特許出願公開第２００６／００９３１７０（Ｚｈｅ他）、発明の名称「バックプレートなしのシリコンマイクロホン（Ｂａｃｋｐｌａｔｅｌｅｓｓ ｓｉｌｉｃｏｎ ｍｉｃｒｏｐｈｏｎｅ）」]
発明が解決しようとする課題

[0005] 第一に、ダイヤフラム上の残留膜応力は、マイクロホンの感度を低下させる。柔軟なダイヤフラムは通常、誘電材料と導電材料の薄膜から作られているので、膜形成後にも残留応力が存在するため、この残留応力を制御および低減することは非常に困難である。ダイヤフラム上の応力はマイクロホンの感度に直接影響する。圧縮残留応力により、不良の、座屈したダイヤフラムが生じる。引張り応力は、マイクロホンの感度を極度に低下させるかまたは、最悪の場合にはダイヤフラムを完全に破壊する。]
[0006] 第二に、可撓性ダイヤフラムと剛性のバックプレートとの間の吸着により、微細加工中に欠陥デバイスを生じるか、または操作中に誤動作を生じる可能性がある。柔軟なダイヤフラムとバックプレートとの間の隙間が約数ミクロンである場合、体積に対する表面積の比が増加し、それに応じて吸着を引き起こす表面力が増加するため、ダイヤフラムはより大きな確率で固定されたバックプレートに付着するであろう。吸着は犠牲層エッチングの湿式工程中に吊り下げられた柔軟なダイヤフラムの十分な分離を妨げ、固定されたバックプレートへの永続的な付着を生じる可能性がある。操作中に、マイクロホンが湿った環境に曝される場合、水蒸気が凝結し、ダイヤフラムおよびバックプレート面上に水の膜を形成する可能性がある。２つの表面間の隙間が操作中に低減すると、１つの表面の水の膜は反対の表面に接触し、２つの表面は密着するであろう。]
[0007] 第三に、「スクイーズ膜」空気制動は、高周波応答に影響を及ぼし、マイクロホン構造に圧力変化を生成することにより、マイクロホン出力にノイズを生じる原因となる。サブミリメートルサイズの静電容量コンデンサマイクロホンについては、緩衝増幅器の入力を効果的に駆動できる範囲内に静電容量値を維持するために、空隙を数ミクロンまで狭める必要がある。しかし、空隙が狭まるに伴い、「スクイーズ膜」制動効果は、ダイヤフラムとバックプレート間に封入された空気の粘性流のために急速に増加する。「スクイーズ膜」空気制動はまた、マイクロホンの感度に影響を及ぼす。]
[0008] 第四に、ダイヤフラムの「引き込み」効果はＤＣバイアス電圧を低減し、したがって、マイクロホンの感度を低下させる。ダイヤフラムとバックプレート間のＤＣバイアス電圧が高くなると、感度がより高くなる。ＤＣバイアス電圧が高くなると、ダイヤフラムとバックプレート間により大きな静電引力が発生する。しかし、いくつかの先行技術の例では、ダイヤフラムとバックプレート間の隙間は数ミクロンまで狭められており、また、一定の音圧レベルの下で若干の撓みを持たせるために、ダイヤフラムの機械的コンプライアンスはかなり低く維持されている。より大きな静電引力は、ダイヤフラムの機械的復元力に打ち勝って、柔軟なダイヤフラムを小さい隙間を越えて吸引し、バックプレートに接触させる可能性がある。この現象は「引き込み」効果と称される。]
[0009] 第五に、周囲のフレームにより完全に拘束されるサブミリメートルサイズのダイヤフラムは、マイクロホンの感度を低下させる。ダイヤフラムのコンプライアンスは、所定のダイヤフラム材料のサイズおよび厚さが低減するに伴い、急激に減少する傾向がある。音圧に対するダイヤフラムの機械的コンプライアンス／剛性は、ダイヤフラムのサイズの４乗で大きさが変化する。]
[0010] 第六に、平行平板型静電容量コンデンサマイクロホンの小さい空隙および柔軟なダイヤフラムは、高い音圧レベルが可撓性ダイヤフラムを駆動して、小さい空隙を越えてバックプレートに接触させるため、大きなダイナミックレンジを提供することができない。
第七に、可撓性ダイヤフラムと剛性の固定されたバックプレート間の寄生容量はマイクロホンの性能を劣化させる。ダイヤフラムとバックプレート間の静電容量は２つの部分を有する。第１部分は音響信号によって変動し、マイクロホンにとって好ましい。第２部分は、音響信号によって変化しない寄生容量である。寄生容量は性能を劣化させるので、最小化する必要がある。しかし、寄生容量は先行技術における平行平板型シリコンマイクロホンの構成に関係している。]
[0011] 最後に重要なこととして、平行平板型静電容量コンデンサマイクロホンは、製造するのがかなり複雑であり、高コストになる。現時点では、先行技術では、マイクロホンの大量生産のための経済的な製造方法を提供することが不可能である。先行技術において開示されている検知素子のいくつかの製造方法は、標準的なＩＣ ＣＭＯＳ製造工程と互換性がなく、より大きなハイブリッドパッケージおよびより高い製造コストをもたらす。]
課題を解決するための手段

[0012] 静電容量トランスデューサは第１面と第２面を有する基体を含む。基体の第１面は第１平面を画定する。基体は、内側周辺縁を備える空洞を有する。空洞は第１面と第２面との間に広がる。外側周辺縁を有する本体が設けられる。本体は第１面に対して平行であり、空洞を少なくとも部分的に閉鎖している。本体は弾力性のあるヒンジにより基体に接続されており、力を加えると、本体が第１面と垂直に移動する。第１の一連の櫛形フィンガは基体に取り付けられる。第１の一連の櫛形フィンガは第１電気接続体に接続される。第２の一連の櫛形フィンガは本体に取り付けられ、本体の外側周辺縁を越えて延びる。第２の一連の櫛形フィンガは、第１接続体から分離されている第２電気接続体に接続される。第１の一連の櫛形フィンガおよび第２の一連の櫛形フィンガは、本体が移動すると、第１の一連の櫛形フィンガおよび第２の一連の櫛形フィンガが相対間隔を維持するように、相互に入り込む。第１の一連の櫛形フィンガおよび第２の一連の櫛形フィンガは静電容量を生成する。静電容量は、第１の一連の櫛形駆動フィンガと第２の一連の櫛形駆動フィンガとの相対位置に関係する。]
[0013] これらおよび他の特徴は、添付図面を参照してなされる、以下の説明からより明らかになるであろう。図面は単に例示のためであり、限定を意図するものではない。]
図面の簡単な説明

[0014] 第１の実施形態によるマイクロホンの断面斜視図である。
第１の実施形態によるトランスデューサのＳＯＩウェハの構造を示す断面図である。
第１の実施形態による、上面および底面上に酸化層を堆積後のＳＯＩウェハの断面図である。
裏面の空洞の異方性シリコンエッチングおよびウェハの裏面からの酸化物エッチング後のＳＯＩウェハの断面図である。
第１の実施形態によるウェハの前面における酸化物のパターン形成およびエッチング後のＳＯＩウェハの斜視図である。
フォトレジスト層のパターン形成後の図５におけるＳＯＩウェハの斜視図である。
図６ａに示された櫛形フィンガおよびヒンジの部分Ｃの拡大斜視図である。
酸化物層の反応性イオンエッチング（ＲＩＥ）後の図６におけるトランスデューサの斜視図である。
図７ａに示された櫛形フィンガおよびヒンジの部分Ｄの拡大斜視図である。
シリコンの第１の深い反応性イオンエッチング（ＤＲＩＥ）後の図７におけるトランスデューサの斜視図である。
フォトレジストの除去後の図８におけるトランスデューサの斜視図である。
図９ａに示された櫛形フィンガおよびヒンジの部分Ｅの拡大斜視図である。
シリコンの第２の深い反応性イオンエッチング（ＤＲＩＥ）後の図９におけるトランスデューサの斜視図である。
図１０ａに示された櫛形フィンガおよびヒンジの部分Ｆの拡大斜視図である。
ダイヤフラムおよび可動フィンガを解放するために、前面上の酸化物を除去し、埋められた酸化物層を部分的にエッチングした後の、図１０のトランスデューサの斜視図である。
第２の実施形態によるマイクロホンの断面の斜視図である。
図１および図１２に示されたマイクロホンの平面図である。
第３の実施形態による、より大きな裏面の空洞およびより高さの高い櫛形フィンガを備えるマイクロスピーカの断面の斜視図である。
第４の実施形態による、より大きな裏面の空洞およびより高さの高い櫛形フィンガを備えるマイクロスピーカの断面の斜視図である。
第５の実施形態による、より大きな裏面の空洞およびより高さの高い櫛形フィンガを備えるマイクロスピーカの断面の斜視図である。
第６の実施形態による、トランスデューサのＮ型基体の断面の斜視図である。
第６の実施形態によるＰ＋＋注入／拡散またはＰドーピングによるシリコン層のエピタキシャル成長後のＮ型基体の断面の斜視図である。
第６の実施形態による背面の空洞の異方性シリコンエッチング後の図１８に示された基体の断面の斜視図である。
本明細書に開示された自己整合プロセスを用いたシリコンの深い反応性イオンエッチング（ＤＲＩＥ）処理後の図１９におけるトランスデューサの断面の斜視図である。] 図１ 図１０ａ 図１２ 図１８ 図１９ 図５ 図６ａ 図７ａ 図８ 図９ａ
実施例

[0015] 以下に説明されるデバイスは、先行技術において開示された平行平板コンデンサ型シリコンマイクロホンの欠点を克服する、より高感度、より大きなダイナミック測定レンジを備える、サブミリメートルサイズの微小静電容量コンデンサである。マイクロホンの検知素子構造は、残留応力効果、吸着、「スクイーズ膜」空気制動および「引き込み」を低減または解消する。この種のトランスデューサは、補聴器、携帯電話、ＰＤＡ、ラップトップコンピュータ、ＭＰ３プレイヤ、デジタルカメラおよび他の用途に用いられる、マイクロホンおよびマイクロスピーカにおいて使用される。これはまた、加速度計、圧力センサ、ポンプのアクチュエータ、光スイッチおよび光干渉計として使用されてもよい。以下に説明される設計および製作方法はまた、小型低電圧静電駆動マイクロスピーカ、加速度計その他に対して使用される。１つの実施形態では、検知および動作構造体の製造方法は、モノリシック集積小型シリコン静電容量トランスデューサを形成する、標準的なＩＣ ＣＯＭＳプロセスと互換性がある。]
[0016] 検知または作動を可能にする垂直櫛形駆動構造は、先行技術の例における平行平板型の静電容量検知および作動において、ダイヤフラム上の薄膜応力、「引き込み」効果および「スクイーズ膜」空気制動を解消する。デバイスの作用静電容量は、インターデジタル垂直櫛形フィンガにより得られる。垂直櫛形フィンガ構造は、微細加工上の難題および性能の犠牲を伴う、バックプレートの必要性をなくする。ここでの説明は、より高い感度、より広いダイナミックレンジを備えるサブミリメートルサイズのシリコン静電容量マイクロホンと、低電力消費および低駆動電圧の小型静電駆動マイクロスピーカと、更には小型静電容量加速度計等との両方に対する、設計および微細加工方法を提供する。]
[0017] 同じ構造設計の原理は、マイクロホンまたは加速度計その他に対して適用できる検知モード、またはマイクロスピーカその他に対して適用できる作動モードのいずれにも使用できる。]
[0018] 検知モード
図１、図１１および図１２は、例えばマイクロホンまたは加速度計として有用である、検知のために用いられるデバイス構造、設計の適切な例を示している。この実施形態では、デバイスはＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｌａｔｏｒ：絶縁物の上のシリコン）基体を使用して形成される。静電容量トランスデューサは、基体上に付着された導電性バルクシリコンから作られ、これはまた、以下においてはキャリアウェハ１２と称される。ダイヤフラム３２は、長方形ダイヤフラム３２のコーナー部に接続される、４つのヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄにより支持される。ダイヤフラム３２は力が加わると運動する物体であり、蛇行形状のシリコンヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄのそれぞれによって、基体上に取り付けられる固定アンカー３７ａ、３７ｂ、３７ｃおよび３７ｄに接続される。アンカー３７ａ、３７ｂ、３７ｃおよび３７ｄは、酸化物などの、誘電材料層１１上に位置している。検知素子は、第１の一連の固定櫛形フィンガ３５および下側の第２の一連の可動櫛形フィンガ３６を含む、垂直櫛形駆動構造で構成されている。] 図１ 図１１ 図１２
[0019] 可動櫛形フィンガ３６のすべては、ダイヤフラム３２の外側縁部上に形成される。櫛形フィンガ３５および３６は、図示されるように、ダイヤフラム３２のすべての側面上に配置される必要はないことは理解されるであろう。例えば、フィンガは、ダイヤフラム３２の２つの平行縁部上に配置されてもよい。固定櫛形フィンガ構造３５は、ダイヤフラム３２の周りに形成され、アンカー３８ａ、３８ｂ、３８ｃおよび３８ｄにより誘電材料１１上に固定される。ダイヤフラム３２、ヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄ、アンカー３７ａ、３７ｂ、３７ｃ、３７ｄ、３８ａ、３８ｂ、３８ｃおよび３８ｄ、垂直櫛形フィンガ３５および３６、ならびに電気相互接続構造体３９ａ、３９ｂおよび３９ｃは、同一の導電性材料の層から作られている。この導電性材料は、例えば、ＳＯＩ構造におけるベースの基体１２からシリコン層１０を分離する、誘電材料１１の層の上面に存在する、導電性単結晶シリコン１０である。]
[0020] 電気相互接続構造体３９ａ、３９ｂおよび３９ｃは、ダイヤフラム３２の周りに存在する４つの固定櫛形フィンガ構造３５のすべてに電気的に接続される。一方、可動櫛形フィンガ構造３６はダイヤフラム３２により電気的に接続される。したがって、任意のアンカー３７ａ、３７ｂ、３７ｃおよび３７ｄは、電気接続点として使用でき、任意のアンカー３８ａ、３８ｂ、３８ｃおよび３８ｄは、ハイブリッドパッケージがトランスデューサに対して要求される場合、集積オンチップＩＣ回路に対してまたはワイヤボンディング・パッドに対して、別の電気接続点として使用できる。]
[0021] 図１で明らかなように、ダイヤフラム３２の外側周辺縁は、空洞４０の内側周辺縁に一部重なる。マイクロホンとして使用される場合、ダイヤフラム３２とキャリアウェハ１２とのこの重なり部分は、可動フィンガ３６を備えるダイヤグラム３２とキャリアウェハ１２との間に長い空気流路３３を形成して、ダイヤフラム３２周りの漏れを低減するために必要とされる。これによりかなり高い流体抵抗を生成し、トランスデューサの低周波応答を向上させる。漏れを低減する別の方法は、可動フィンガ３６を備えるダイヤグラム３２とキャリアウェハ１２と間の隙間を低減するために、ポリマー（図示せず）などの軽量材料を用いて、空洞４０側のダイヤフラム３２をコーティングすることである。これは、例えば、スパッタリングまたは他の堆積手法により実行されてもよい。堆積中、材料はまた、空洞の側面上に堆積されてもよい。しかし、これは、また隙間を低減するため、望ましくないことではない。] 図１
[0022] 静電容量は櫛形フィンガの数と共に増加する。サブミリメートルサイズのダイヤフラムについては、十分な数の可動櫛形フィンガ３６を形成することにより、先行技術の平行平板構造により実現される静電容量と同等のピコファラッドの作用静電容量を得ることが可能である。ダイヤフラム３２は音圧などの圧力波、または加速／減速を受けると、ダイヤフラム３２はピストン運動で上下に動く。ばね２９ａ、２９ｂ、２９ｃおよび２９ｄの蛇行形状は、全体にほぼ直線運動を生成するのに役立つ。ダイヤフラム３２の運動は、可動櫛形フィンガ３６と固定櫛形フィンガ３５との間の静電容量の変化を監視することにより検出できる。加えて、可動櫛形フィンガ３６と固定キャリアウェハ１２との間の静電容量の変化が測定されてもよく、この測定方法は、例えば、静電容量の変化の差を測定することによりセンサの感度を増加させることができる。さらに、垂直櫛形フィンガ構造および柔軟なヒンジが使用されるため、静電容量の変化は、小さい櫛形フィンガのフリンジ効果によって、音圧３４または加速／減速に対してより敏感になり、結果的にトランスデューサの感度がより高くなる。柔軟なヒンジは、先行技術においてダイヤフラムが放物線状の変形をする代わりに、ダイヤフラム３２がピストン運動を維持するのを助ける。]
[0023] ダイヤフラム３２上のエッチング穴２０ａ、２０ｂ、２０ｃおよび２０ｄは、より優れた高周波応答を得るためにダイヤフラム３２の質量を低減するためのものである。トランスデューサは、トランスデューサのダイヤフラム３２がキャリアウェハ１２の空洞４０上に吊り下げられた状態で支持されているため、バックプレートを必要としない。気圧の開放はこのマイクロホンでは必要ではない。]
[0024] 作動モード
図１４、図１５および図１６には、例えばマイクロスピーカに対して、作動モードで使用されるように設計されているデバイスを示す。上記に説明された実施形態と同じ参照符号が使用されている。シリコン製の静電容量トランスデューサ（マイクロスピーカ）は４つのヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄにより支持されるダイヤフラム３２を備える。ダイヤフラム３２は、蛇行形状のシリコンヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄにより固定アンカーに接続される、バルク導電性シリコンから作られる。４つのヒンジは、誘電材料１１上に位置する、アンカー３７ａ、３７ｂ、３７ｃおよび３７ｄに接続される。作動素子は、垂直櫛形駆動構造であり、複数の可動櫛形フィンガ３６および複数の固定櫛形フィンガ３５を含む。可動櫛形フィンガ３６は、ダイヤフラム３２の外側縁上に形成される。固定櫛形フィンガ３５はダイヤフラム３２周りに形成され、アンカー３８ａ、３８ｂ、３８ｃおよび３８ｄにより誘電材料１１上に固定される。] 図１４ 図１５ 図１６
[0025] ダイヤフラム３２と、ヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄと、アンカー３７ａ、３７ｂ、３７ｃ、３７ｄ、３８ａ、３８ｂ、３８ｃおよび３８ｄと、垂直櫛形フィンガ３５および３６と、電気相互接続構造体３９ａ、３９ｂおよび３９ｃとは、誘電材料１１の上面にある導電性シリコン１０の層と同一の層から作られる。電気相互接続構造体３９ａ、３９ｂおよび３９ｃは、ダイヤフラム３２の周りの４つの固定櫛形フィンガ構造３５のすべてを電気的に接続する。アンカー３７および３８は、集積オンチップＩＣ回路のための、或いはトランスデューサにハイブリッドパッケージが必要な場合は結合パッドのための、電気接続点として使用される。サブミリメートルサイズまたはミリメートルサイズのダイヤフラムについては、十分な数の可動櫛形フィンガ３６をダイヤフラムの縁部に形成することにより、先行技術の平行平板構造により実現される静電容量と同等の、ピコファラッドの作用静電容量を得ることが可能である。]
[0026] アンカー３７と３８の間に作動電圧が加えられると、固定櫛形フィンガ３５と可動フィンガ３６との間に高電界が形成される。結果として生じる静電力がダイヤフラム３２を駆動して、音圧波を生成する。弾力性のあるヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄは、多くの先行技術のデバイスで共通である、放物線状の変形の代わりにダイヤフラム３２のピストン運動を維持する。ダイヤフラム３２上のエッチング穴２０ａ、２０ｂ、２０ｃおよび２０ｄは、より優れた高周波応答を得るためにダイヤフラム３２の質量を低減するためのものである。トランスデューサは、トランスデューサのダイヤフラム３２がキャリアウェハ１２の空洞４０上に吊り下げられた状態で支持されているため、バックプレートを有していない。]
[0027] 上記の作動モードの実施形態と、その前に説明した検知モードの実施形態とを比較することにより、いくつかの差を示すことができる。作動モードの実施形態では、外側周辺縁は、ダイヤフラム３２が空洞１２を単に部分的に覆うように、空洞１２の内側周辺縁内に存在する。加えて、固定櫛形フィンガ３５は、その前に説明した実施形態の場合より高さが高い。これらの差は、以下により詳細に説明されるように、作動モードにおける性能を向上させることを意図している。]
[0028] 製造
図２から図１１は検知または作動デバイスのどちらかを製造するために使用される、主プロセスの工程を示している。] 図１１ 図２
[0029] 静電容量トランスデューサを製造するための一般的な工程は、第１に、一連の可動フィンガおよび一連の固定フィンガのうちの一方の位置を画定するために、基体上に付着される層上に第１エッチングマスクを適用することを含む。本体およびばねの位置はまた、第１マスクにより画定される。次に、第２エッチングマスクは、一連の可動フィンガ、一連の固定フィンガ、本体およびバネの位置を決めるために適用され、本体は一連の可動フィンガおよびばねに接続され、一連の可動フィンガは一連の固定フィンガに相互に入り込む。第２エッチングマスクはつぎに、層および第１エッチングマスクをエッチングするために使用される。第２エッチングマスクは除去され、層は次に、一連の可動フィンガおよび一連の固定フィンガのうちの一方が、一連の可動フィンガおよび一連の固定フィンガのうちの他方より短くなるように、第１エッチングマスクを使用してエッチングされる。本体、ばねおよび一連の可動フィンガは、本体へ力を加えると、本体が基体と平行に動くように、エッチングを用いて切り離される。様々な実施形態を実現するためのこのプロセスにおける変形例は、以下の説明から明らかにされるであろう。]
[0030] 図２はトランスデューサに用いるウェハを示している。このようなウェハを作るためのプロセスはここに説明されていない。層１０は、好ましくは単結晶バルクシリコンまたは低応力のポリシリコンなどの導電性材料の層である。層１１は、酸化物または窒化物などの誘電材料の層である。キャリアウェハ１２の材料は、通常のシリコンまたはガラスである。基体はまた、任意のＳＯＩ（絶縁物の上のシリコン）ベンダから購入することができる。様々な材料を使用できるが、ＳＯＩ構造のウェハは第１の実施形態のプロセスを説明するために使用される。] 図２
[0031] 図３は、ウェハの上面および底面上に酸化物１３および１６の層を成長させた後のＳＯＩウェハを示している。熱酸化プロセスは酸化物を成長させるために使用される。図４は、ＫＯＨ（水酸化カリウム）またはＴＭＡＨ（水酸化テトラメチルアンモニウム）内でのシリコン異方性エッチングと、その後にＳＯＩウエハの上面を保護して行なわれた緩衝ＨＦ（フッ化水素酸）溶液内での酸化物エッチングの後の基板を示す。空洞１４は酸化物層１１に形成され、空洞４０はキャリアシリコンウェハ１２に形成される。空洞４０はまた、シリコンの深い反応性イオンエッチング（ＤＲＩＥ）などの任意の他の異方性エッチング方法を用いてエッチングされる。] 図３ 図４
[0032] 垂直櫛形駆動構造を形成するための重要な処理は、固定フィンガ３５と可動フィンガ３６の完全な位置合わせを保証することである。両方のフィンガが位置合わせされていないと、１つの可動フィンガとこれに隣接する２つの固定フィンガとの間の空隙またはその逆の空隙（１つの固定フィンガとこれに隣接する２つの可動フィンガとの間の空隙）が等しくなり、この結果、フィンの右側および左側において異なる静電力が作用して、可動フィンガ３６の横方向の運動を発生させる。この望ましくない横方向の運動は、櫛形駆動構造の動作不良を引き起こす。]
[0033] 製造工程は、垂直櫛形駆動構造を微細加工するためにセルフアライメントプロセスを適用する。図５は、ＳＯＩウェハの上面における酸化物層のパターン形成を示している。酸化物のパターン形成は、通常のリソグラフィおよびＲＩＥ（反応性イオンエッチング）などの酸化物エッチングプロセスを用いて実行される。可動フィンガ上に酸化物２２のパターンが形成される。領域１７ａ、１７ｂ、１７ｃ、１７ｄ、１８ａ、１８ｂ、１８ｃおよび１８ｄには、アンカー３７および３８のためのパターンが形成される。領域２１ａ、２１ｂおよび２１ｃには、電気相互接続構造体３９のためのパターンが形成される。領域２０１ａ、２０１ｂ、２０１ｃおよび２０１ｄには、ダイヤフラム３２上にシリコンの穴２０を形成するために、酸化物が存在しない。] 図５
[0034] 図６ａは、フォトレジストパターン形成後の図５に示したＳＯＩウェハを示している。このリソグラフィ工程は、可動フィンガおよびヒンジの形状を画定し、図５に示した酸化物パターンを再画定する。プロセス中の予想される大きな整列の許容差に対応するために、図５の酸化物パターンの幾何寸法は、望ましいデバイスの形状寸法より大きい。図６ａに示した櫛形フィンガ２５および２７ならびにヒンジ２６の部分Ｃの拡大斜視図が図６ｂに示されている。可動櫛形フィンガ３６、固定櫛形フィンガ３５、ダイヤフラム３２、ならびにヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄの最終形状は、それぞれ、フォトレジスト２５、２７、２３および２６により適切に画定される。酸化物層１３の余分の酸化物２４は、この後の酸化物ＲＩＥプロセスにより除去される。図７は、酸化物ＲＩＥエッチングプロセス後の図６におけるＳＯＩウェハを示している。図７ａに示した櫛形フィンガ２５および２７ならびにヒンジ２６の部分Ｄの拡大斜視図は、図７ｂに示されている。] 図５ 図６ａ 図６ｂ 図７ａ 図７ｂ
[0035] パターン形成されたフォトレジスト層は、第１シリコンＤＲＩＥエッチングに対するエッチングマスク材料として使用される。酸化物層１１は第１シリコンＤＲＩＥに対するエッチング停止層として使用される。図８は第１シリコンＤＲＩＥ後の基体を示している。
フォトレジストは第１シリコンＤＲＩＥエッチング後に除去される。図９ｂは、図９ａに示される櫛形フィンガ２８および３０ならびにヒンジ２９ａの部分Ｅの拡大斜視図である。ヒンジ２９ａおよび固定櫛形フィンガ２８は上面に酸化物を有していないが、可動フィンガ３０およびダイヤフラム３２は上面に、後続の第２シリコンＤＲＩＥエッチングのための酸化物を有する。第２シリコンＤＲＩＥエッチングにより、下側の固定櫛形フィンガ、弾力性のあるヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄならびに穴２０が形成される。図１０ｂは、図１０ａに示した櫛形フィンガ２８および３０、ならびにヒンジ２９ａの部分Ｆの拡大斜視図を示している。] 図１０ａ 図１０ｂ 図８ 図９ａ 図９ｂ
[0036] 緩衝ＨＦによるエッチング後は、ダイヤフラム３２、ヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄならびに可動櫛形フィンガ３６は、酸化物層１１を除去された形である。完成したトランスデューサは図１１および図１に示される。ここに説明された微細加工プロセスは、標準的なＩＣ ＣＯＭＳプロセスと一体化するためのプロセスを含まない。しかし、当業者にとってこのような一体化を達成することは極めて容易である。図１２は櫛形フィンガの構成が異なる、第２の実施形態によるマイクロホンの断面斜視図を示している。図１および図１１では、可動フィンガ３５は固定フィンガ３６より高さが高いのに対して、図１２では、可動フィンガ３５と固定フィンガ３６とはオフセット（ｏｆｆｓｅｔ）されている。一連のフィンガをもう一方の一連のフィンガより高さを高くしても、または高位置に配置してもよい。オフセットされたフィンガは製造するのはより困難であるが、より大きな効果的な運動範囲を有し、または作動モードにおいてより消費電力が少ない。] 図１ 図１１ 図１２
[0037] 図１３を参照すると、櫛形フィンガ３５と３６の間の空隙４１と、ヒンジ２９ａ、２９ｂ、２９ｃおよび２９ｄと櫛形フィンガ３６との間の空隙４２とをそれぞれ約２μｍとすることにより、トランスデューサの低周波応答に対して十分な抵抗を提供する。現在の微細加工技術を用いて空隙４１および４２に対して２μｍが達成可能であれば、ダイヤフラム３２とキャリアウェハ１２間に示される長い空気流路３３は不要になる。] 図１３
[0038] デバイスがマイクロスピーカとして使用されることを意図している場合、作動中にダイヤフラム３２のより大きな並進により、小型のシリコンマイクロスピーカからより高い音波の圧力レベルを生成することが好ましい。そのため、図１４に示されるようにより厚いシリコン層１０を使用して、固定フィンガ３５と可動フィンガ３６との高さの差がより大きくなるようにしなければならない。このようにすると、固定フィンガ３５と可動フィンガ３６間の、より大きな静電力および対応するより大きな作動並進運動が期待される。より大きなシリコンの空洞４０はまたキャリアウェハ１２に形成され、そのため、ダイヤフラム３２は、機械的な妨害なく、より大きな上下の並進運動を得る。小型のマイクロスピーカの実施形態は図１４に示されている。] 図１４
[0039] シリコン製のマイクロスピーカの利点の１つは、静電駆動のため、電力消費がより少ないことである。加えて、同一のヒンジの設計では、固定櫛形フィンガと可動櫛形フィンガとがオフセットされるように、固定櫛形フィンガと可動櫛形フィンガと間の重なり領域を低減することにより、シリコン製マイクロスピーカに対する駆動電圧を更に下げることができる。この理由は、固定櫛形フィンガと可動櫛形フィンガ３５および３６との間の重なり領域における電界が、ダイヤフラム３２の構造的な動きを妨げるからである。固定櫛形フィンガ３５と可動櫛形フィンガ３６との間の重なり領域を低減するための１つの方法は、設計されたＳＯＩウェハの製造中に、固定櫛形フィンガ３５の下側部分をエッチングで取り除くことである。例えば、デバイス層は、キャリアシリコンウェハに接合される前に事前にエッチングされてもよい。図１５および図１６は、固定櫛形フィンガ３５または可動フィンガ３６のどちらかの下側部分がエッチングで取り除かれている実施形態を示している。] 図１５ 図１６
[0040] 別の代替の実施形態は図２０に示されており、この実施形態は、Ｎ型基体と複数のＰ型構造とで構成されている。図１７の通常のＮ型シリコンウェハ１８はトランスデューサの出発材料である。Ｐ＋＋シリコン４９の層は、図１８に示されるように、エピタキシャル成長またはドーピング／拡散または注入／拡散のいずれかによりＮ型シリコン４８の上面に形成される。Ｐ＋＋シリコン４９はトランスデューサを形成するために使用される。図１９を参照すると、ＫＯＨまたはＴＭＡＨのどちらか一方でのシリコン異方性エッチングによってダイヤフラム５０を形成するために、Ｐ＋＋シリコン４９をシリコンエッチング停止層として使用している。このシリコン異方性エッチングは、Ｎ型基体１８をエッチングするが、Ｐ＋＋シリコン４９をエッチングしない。] 図１７ 図１８ 図１９ 図２０
[0041] 図２０に示される実施形態は、図３〜図１１を参照して上記に説明されたセルフアライメントプロセス方法を使用して形成される。固定櫛形フィンガ３５は、Ｎ型層とＰ型層の間で形成されるＰＮ接合により、可動櫛形フィンガ３６およびダイヤグラム３２から電気的に絶縁される。この実施形態に基づいて作られるトランスデューサは、ウェハのコストを低減し、ＩＣ ＣＭＯＳプロセスとの統合に対する適応性を増す。] 図１０ａ 図１０ｂ 図１１ 図２０ 図３ 図４ 図５ 図６ａ 図６ｂ 図７ａ
[0042] 本特許文献において、用語の「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、非限定的な意味において使用され、この用語に続く項目が含まれるが、特別に言及されていない項目が除外されないことを意味する。不定冠詞「ａ」による要素の参照は、文脈が１つおよびただ１つの要素が存在することを明確に要求しない限り、１つ以上の要素が存在する可能性を排除しない。]
[0043] 特許請求の範囲において定義される精神および範囲から逸脱することなく説明した実施形態に対して変更が可能であることは、当業者には明らかであろう。]
[0044] １２基体
２９ａ、２９ｂ、２９ｃ、２９ｄヒンジ
３２ダイヤフラム
３５固定櫛形フィンガ
３６可動櫛形フィンガ
４０ 空洞]

权利要求:

請求項1
第１面および第２面を有する基体であって、前記第１面は第１平面を画定し、前記基体は、内側周辺縁を備える空洞を有し、前記空洞は前記第１面と前記第２面の間に広がる基体と、外側周辺縁を有する本体であって、前記本体は前記第１面に対して平行であり、前記空洞を少なくとも部分的に閉鎖し、前記本体は、力を加えると、前記本体が前記第１面に対して垂直に移動するように、弾力性のあるヒンジにより前記基体に接続される本体と、前記基体に取り付けられ、かつ第１電気接続体に接続される第１の一連の櫛形フィンガと、前記本体に取り付けられ、かつ前記本体の外側周辺縁を越えて延びる第２の一連の櫛形フィンガであって、この第２の一連の前記櫛形フィンガは、前記第１電気接続体から絶縁されている第２電気接続体に接続され、前記第１の一連櫛形フィンガおよび前記第２の一連の櫛形フィンガは、前記本体が移動すると、前記第１の一連の櫛形フィンガおよび前記第２の一連の櫛形フィンガが相対間隔を維持するように、相互に入り込み、前記第１の一連の櫛形フィンガおよび前記第２の一連の櫛形フィンガは静電容量を画定し、前記静電容量は、前記第１の一連の櫛形駆動フィンガと前記第２の一連の櫛形駆動フィンガとの相対位置に関係する、第２の一連の櫛形フィンガと、を備える静電容量トランスデューサ。
請求項2
前記力は前記本体上に作用する圧力波である、請求項１に記載の静電容量トランスデューサ。
請求項3
前記力は前記第１電気接続体と前記第２電気接続体との間に供給される電気信号である、請求項１に記載の静電容量トランスデューサ。
請求項4
前記力は、前記第１面に対して垂直な要素を有する前記基体の加速度である、請求項１に記載の静電容量トランスデューサ。
請求項5
前記本体は長方形であり、前記本体は、前記本体の少なくとも２つの平行縁部上に第１の一連の櫛形駆動体を有する、請求項１に記載の静電容量トランスデューサ。
請求項6
前記本体は前記本体の各コーナーに取り付けられたばねを有する、請求項５に記載の静電容量トランスデューサ。
請求項7
前記ばねは蛇行している、請求項１に記載の静電容量トランスデューサ。
請求項8
前記ばねはアンカーにより前記基体に取り付けられ、前記アンカー、前記ばね、前記本体、前記第２の一連の櫛形フィンガのそれぞれは、導電性である、請求項１に記載の静電容量トランスデューサ。
請求項9
１つ以上の第１の一連の櫛形フィンガおよび１つ以上の第２の一連の櫛形フィンガを備え、前記第１の一連の櫛形フィンガのそれぞれは共に電気的に接続され、前記第２の一連の櫛形フィンガのそれぞれは共に電気的に接続されている、請求項１に記載の静電容量トランスデューサ。
請求項10
前記第１の一連の櫛形フィンガは、前記第２の一連の櫛形フィンガより高さが高い、請求項１に記載の静電容量トランスデューサ。
請求項11
前記第２の一連の櫛形フィンガは、前記第１の一連の櫛形フィンガより高さが高い、請求項１に記載の静電容量トランスデューサ。
請求項12
前記第１の一連の櫛形フィンガは、前記第２の一連の櫛形フィンガから、前記本体の運動の方向にオフセットされている、請求項１に記載の静電容量トランスデューサ。
請求項13
前記本体の前記外側周辺縁は、前記空洞の前記内側周辺縁内に存在する、請求項１に記載の静電容量トランスデューサ。
請求項14
前記本体の前記外側周辺縁は、前記空洞の前記内側周辺縁を越えて延びている、請求項１に記載の静電容量トランスデューサ。
請求項15
空気流を制限するために、前記空洞に面する前記本体の表面上に軽量材料が堆積されている、請求項１４に記載の静電容量トランスデューサ。
請求項16
空気流を制限するために、前記第１の一連の櫛形駆動フィンガと前記第２の一連の櫛形駆動フィンガとは十分に近接して相互に入り込んでいる、請求項１４に記載の静電容量トランスデューサ。
請求項17
前記静電容量はまた、前記第２の一連の櫛形フィンガと前記基体の前記第１面との相対位置に関係している、請求項１に記載の静電容量トランスデューサ。
請求項18
前記基体はｎ型材料であり、前記第１電気接続体および前記第２電気接続体はｐ型材料であり、前記第１電気接続体および前記第２電気接続体は前記基体に直接接続されている、請求項１に記載の静電容量トランスデューサ。
請求項19
前記本体、前記第１の一連の櫛形フィンガおよび電気接続体、前記第２の一連の櫛形フィンガ、前記第１電気接続体、前記第２電気接続体、ならびにばねは、ｎ型シリコンから作られ、基体はｎ型シリコンから作られる、請求項１に記載の静電容量トランスデューサ。
請求項20
誘電層は前記第１電気接続体と前記第２電気接続体との間に配置されている、請求項１に記載の静電容量トランスデューサ。
請求項21
一連の可動フィンガおよび一連の固定フィンガのうちの一方の位置を画定するために、層上に第１エッチングマスクを適用する工程であって、前記層は基体上に設けられる工程と、前記一連の可動フィンガ、前記一連の固定フィンガ、本体およびばねを画定するために、第２エッチングマスクを適用する工程であって、前記本体は前記一連の可動フィンガおよび前記ばねに接続され、前記一連の可動フィンガは前記一連の固定フィンガと相互に入り込む、工程と、前記第２エッチングマスクを使用して前記層および前記第１エッチングマスクをエッチングする工程と、前記第２エッチングマスクを除去する工程と、前記一連の可動フィンガと前記一連の固定フィンガとのうちの一方が、前記一連の可動フィンガと前記一連の固定フィンガのもう一方より短くなるように、前記エッチングされた第１エッチングマスクを使用して前記層をエッチングする工程と、力が前記本体に加わったときに、前記本体が前記基体に対して平行に動くように、前記本体、前記ばねおよび前記一連の可動フィンガをエッチングを用いて分離する工程と、を備える静電容量トランスデューサの製造方法。
請求項22
エッチングは深い反応性イオンエッチング（ＤＲＩＥ）を含む、請求項２１に記載の製造方法。
請求項23
前記層はシリコンウェハであって、前記シリコンウェハは、融着、陽極接合およびエポキシ樹脂接着のうちの１つを使用して前記基体に接合される、請求項２１に記載の製造方法。
請求項24
前記層は、ｐ型材料の層であって、前記基体はｎ型材料からなり、前記層はドーピング、注入および堆積のうちの１つによって前記基体に設けられる、請求項２１に記載の製造方法。
請求項25
前記本体および前記ばねの前記位置は前記第１エッチングマスクにより画定される、請求項２１に記載の製造方法。